Advanced Packaging wird zum nächsten Engpass für KI‑Chips — Nvidia sichert sich TSMC‑Kapazität

Nach Angaben der Recherche rückt ein bislang wenig beachteter Fertigungsschritt in den Fokus der Chipindustrie: Advanced Packaging. Dabei werden mehrere kleine Dies verbunden, geschützt und getestet, um daraus größere, einsatzfähige Bausteine wie GPUs zu formen. Experten sehen darin zunehmend das Risiko eines neuen Engpasses, weil die Nachfrage nach KI‑Leistung die Stückzahlen entlang der gesamten Lieferkette deutlich erhöht.

Im Mittelpunkt der Knappheit steht die geografische Konzentration der Kapazitäten in Asien. Die verfügbaren fortgeschrittenen Packaging‑Ressourcen sind begrenzt, weshalb Taiwan Semiconductor Manufacturing Co. (TSMC) in diesem Jahr erste Anlagen für Advanced Packaging in Arizona errichtet und gleichzeitig zwei neue Standorte in Taiwan hochfährt. Als führende Methode gilt dort Chip on Wafer on Substrate (CoWoS), deren Nutzung nach Unternehmensangaben stark wächst. Diese regionale Ballung verstärkt die Verwundbarkeit der globalen Versorgungskette gegenüber Engpässen und Verzögerungen.

Nach dem Schritt zur Reservierung von Kapazitäten hat der Markt klare Folgen: Nvidia hat einen bedeutenden Anteil der verfügbaren Spitzenauslastung bei TSMC gebucht, was anderen Abnehmern die Auswahl zusätzlich erschwert. Branchenbeobachter warnen, dass Packaging sehr schnell zum Flaschenhals werden könne, wenn nicht rechtzeitig zusätzliche Investitionen in Fertigungs‑ und Verpackungskapazitäten fließen. Hohe Wachstumsraten bei fortgeschrittenen Packaging‑Verfahren spiegeln die schnelle Verschiebung der Nachfrage wider und treiben die Priorisierung bestehender Kapazitäten voran.

Zugleich gewinnt auch Intel an Bedeutung im Packaging‑Segment. Das Unternehmen führt fortschrittliche Packaging‑Prozesse durch und betreut Kunden wie Amazon und Cisco; zudem hat es Aufträge für maßgeschneiderte Chips im Zusammenhang mit einem großen Projekt von Elon Musk übernommen. Intel erledigt derzeit den Großteil seiner Endverpackung in Vietnam, Malaysia und China, während Teile der fortgeschrittenen Arbeiten in US‑Werken in New Mexico, Oregon und Chandler, Arizona, stattfinden. Diese Verteilung zeigt, dass sowohl US‑als auch asiatische Kapazitäten nötig sind, um die Nachfrage zu bedienen.

Daneben verschiebt sich das technische Paradigma: Steigende Transistordichte allein reicht nicht mehr aus, um Leistung und Effizienz zu steigern. Advanced Packaging ermöglicht die enge Kopplung etwa von Logik‑Dies und Hochgeschwindigkeits‑Speicher zu einem einheitlichen Baustein und erhöht so die Leistungsdichte. Für Hersteller und Rechenzentrumsbetreiber bedeutet das: Ohne ausreichende Packaging‑Kapazität stockt die gesamte Produktionskette, selbst wenn die reinen Waferfabriken mehr Rohchips liefern könnten. Investitionsentscheidungen und frühzeitige Kapazitätsreservierungen werden damit zu strategischen Stellschrauben für die Beschleunigung der KI‑Hardwareproduktion.